首頁>PDSP16112A>規(guī)格書詳情
PDSP16112A中文資料ZARLINK數(shù)據(jù)手冊(cè)PDF規(guī)格書
PDSP16112A規(guī)格書詳情
The PDSP16116A will multiply two complex (16 + 16) bit words every 50ns and can be configured to output the complete complex (32 + 32) bit result within a single cycle. The data format is fractional twos complement.
FEATURES
■ Complex Number (16 + 16) X (16 + 16) Multiplication
■ Full 32 bit Result
■ 20MHz Clock Rate
■ Block Floating Point FFT Butterfly Support
■ -1 times -1 Trap
■ Twos Complement Fractional Arithmetic
■ TTL Compatible I/O
■ Complex Conjugation
■ 2 Cycle Fall Through
■ 144 pin PGA or QFP packages
APPLICATION
■ Fast Fourier Transforms
■ Digital Filtering
■ Radar and Sonar Processing
■ Instrumentation
■ Image Processing
產(chǎn)品屬性
- 型號(hào)：
PDSP16112A
- 功能描述：
Logic IC
| 供應(yīng)商 | 型號(hào) | 品牌 | 批號(hào) | 封裝 | 庫存 | 備注 | 價(jià)格 |
|---|---|---|---|---|---|---|---|
24+ |
長期備有現(xiàn)貨 |
500000 |
行業(yè)低價(jià),代理渠道 |
詢價(jià) | |||
ZARLINK |
21+ |
PGA |
645 |
航宇科工半導(dǎo)體-央企合格優(yōu)秀供方! |
詢價(jià) | ||
GPS |
23+ |
NA/ |
3281 |
原廠直銷,現(xiàn)貨供應(yīng),賬期支持! |
詢價(jià) | ||
GPS |
2020+ |
PGA |
80000 |
只做自己庫存,全新原裝進(jìn)口正品假一賠百,可開13%增 |
詢價(jià) | ||
ZARLINK |
10+ |
原廠封裝 |
56 |
宇航IC只做原裝假一罰十 |
詢價(jià) | ||
ZAR |
24+ |
1 |
詢價(jià) | ||||
GPS |
18+ |
PGA |
200 |
進(jìn)口原裝正品優(yōu)勢供應(yīng) |
詢價(jià) | ||
GPS |
23+ |
PGA |
1008 |
特價(jià)庫存 |
詢價(jià) | ||
GPS |
2318+ |
PGA |
4862 |
只做進(jìn)口原裝!假一賠百!自己庫存價(jià)優(yōu)! |
詢價(jià) | ||
ZARLINK |
22+ |
NA |
30000 |
100%全新原裝 假一賠十 |
詢價(jià) |
