93722中文資料瑞薩數(shù)據(jù)手冊(cè)PDF規(guī)格書(shū)
| 廠商型號(hào) |
93722 |
| 功能描述 | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| 文件大小 |
240.76 Kbytes |
| 頁(yè)面數(shù)量 |
8 頁(yè) |
| 生產(chǎn)廠商 | Renesas Technology Corp |
| 企業(yè)簡(jiǎn)稱(chēng) |
RENESAS【瑞薩】 |
| 中文名稱(chēng) | 瑞薩科技有限公司官網(wǎng) |
| 原廠標(biāo)識(shí) |  |
| 數(shù)據(jù)手冊(cè) | |
| 更新時(shí)間 | 2025-3-13 8:00:00 |
| 人工找貨 | 93722價(jià)格和庫(kù)存，歡迎聯(lián)系客服免費(fèi)人工找貨 |
93722規(guī)格書(shū)詳情
Description
Output Features
DDR Zero Delay Clock Buffer
? Low skew, low jitter PLL clock driver
? I2C for functional and output control
? Feedback pins for input to output synchronization
? Spread Spectrum tolerant inputs
? 3.3V tolerant CLK_INT input
Key Specifications
? PEAK - PEAK jitter (66MHz): <120ps
? PEAK - PEAK jitter (>100MHz): <75ps
? CYCLE - CYCLE jitter (66MHz):<110ps
? CYCLE - CYCLE jitter (>100MHz):<65ps
? OUTPUT - OUTPUT skew: <100ps
? Output Rise and Fall Time: 650ps - 950ps
? DUTY CYCLE: 49.5 - 50.5
| 供應(yīng)商 | 型號(hào) | 品牌 | 批號(hào) | 封裝 | 庫(kù)存 | 備注 | 價(jià)格 |
|---|---|---|---|---|---|---|---|
MAXIM/美信 |
MSOP8 |
6698 |
詢(xún)價(jià) | ||||
ICS |
03+ |
SSOP28 |
1250 |
一級(jí)代理,專(zhuān)注軍工、汽車(chē)、醫(yī)療、工業(yè)、新能源、電力 |
詢(xún)價(jià) | ||
BERG |
190 |
原裝正品現(xiàn)貨庫(kù)存價(jià)優(yōu) |
詢(xún)價(jià) | ||||
IICS |
24+ |
SSOP-28P |
5702 |
詢(xún)價(jià) | |||
S |
23+ |
NA/ |
1250 |
優(yōu)勢(shì)代理渠道,原裝正品,可全系列訂貨開(kāi)增值稅票 |
詢(xún)價(jià) | ||
TE/泰科 |
2452+ |
/ |
209858 |
一級(jí)代理,原裝正品現(xiàn)貨 |
詢(xún)價(jià) | ||
ICS |
24+ |
SSOP |
3500 |
原裝現(xiàn)貨,可開(kāi)13%稅票 |
詢(xún)價(jià) | ||
ICS |
SOP |
850 |
正品原裝--自家現(xiàn)貨-實(shí)單可談 |
詢(xún)價(jià) | |||
ICS |
2403+ |
SSOP |
11809 |
原裝現(xiàn)貨!歡迎隨時(shí)咨詢(xún)! |
詢(xún)價(jià) | ||
NA |
23+ |
QFN |
20000 |
原裝正品 歡迎咨詢(xún) |
詢(xún)價(jià) |
